用VHDL实现分频

显示全部楼层 · 2010-5-9 22:15:01

输入50MHZ 输出4Mhz、1Khz、500hz、1hz 用VHDL语言编写能做的速度啊
可以发我的邮箱[email protected] 希望是通过验证的程序

千问 · 2010-5-9 22:15:01

你老师的用意应该是考核你的4M如何分出来，注意看我的注释。library ieee;use ieee.std_logic_1164.all;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity fenpin isport( clk_in :in std_logic;---------input clk 50MHz clk_1Hz :out std_logic; clk_500Hz :out std_logic; clk_1KHz :out std_logic; clk_4MHz :out std_logic);-------

千问 · 2010-5-9 22:15:01

LIBRARY ieee;USE
ieee.std_logic_1164.ALL;ENTITY fenpin20m ISPORT(clk_in:IN std_logic;
clk_out:OUT std_logic );END fenpin20m;architecture third of fenpin20m isc