VHDL中 两个signal变量,可以相加或者相减吗?

[复制链接]
查看11 | 回复2 | 2010-7-22 09:52:07 | 显示全部楼层 |阅读模式
我尝试过,signal相加,综合的时候可以通过,但是再往后就报错了!
我用的是xilinx xc3s500E
谢谢

回复

使用道具 举报

千问 | 2010-7-22 09:52:07 | 显示全部楼层
可以的,在altera公司的fpga中曾经实现过
回复

使用道具 举报

千问 | 2010-7-22 09:52:07 | 显示全部楼层
可以
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

主题

0

回帖

4882万

积分

论坛元老

Rank: 8Rank: 8

积分
48824836
热门排行