怎样用Verilog定义一个DRAM模型 如题

[复制链接]
查看11 | 回复1 | 2010-11-22 09:43:20 | 显示全部楼层 |阅读模式
目前在做基于PIM技术的SIMD研究 需要用Verilog HDL定义一个DRAM模型 24MB大小 有没有人知道啊 谢谢

回复

使用道具 举报

千问 | 2010-11-22 09:43:20 | 显示全部楼层
用开关级原语描述你要做的DRAM结构。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

主题

0

回帖

4882万

积分

论坛元老

Rank: 8Rank: 8

积分
48824836
热门排行