第一问答网»论坛 › 中问网 › 问答 › Verilog HDL语言中如果是有符号数怎么定义啊？Parameter ...

Verilog HDL语言中如果是有符号数怎么定义啊？Parameters定义的数是不是都是无符号数？

11 |

1 | 2011-6-8 11:00:08 | 显示全部楼层 |阅读模式

自己的程序自己决定如何表示，可以补码，可以源码，通过最高位判断符号。同样的道理，parameters定义的数是不是符号数，就看它是不是符合你对符号数的定义了。如果你8位数表示-2，可以这样表示8'h10000010或者8'h11111110这两种表示方法都可以，但是有一点需要注意，当运算的时候要保证运算结果也是这种形式，并且要正确。如果是第一种表示形式的话-2+（-2），结果仍然8位的话就错了，变成了+4，所以需要进行最高位补偿。但是用补码进行加减运算就不会出错，也不需要补偿，所以建议用第二种表示方法。现在假设用第二种表示方法来表示有符号数了。那么如果你用parameter这么定义补充一点：补码表示的时，乘法运算不能直接用"*"来运...

使用道具举报

返回列表发新帖

千问

主题	0 回帖	4882万积分

论坛元老

Rank: 8 Rank: 8

积分: 48824836

回复楼主返回列表

问答

热门排行