数字频率计的设计

显示全部楼层 · 2009-6-27 22:43:20

具体要求：
1、采用硬件描述语言VHDL设计数字频率计，并在maxplu-II环境下编译；
2、在maxplus-II环境下编辑仿真激励波形，并模拟；
3、分析所实现电路的延迟特性，并选择对应的可编程器件进行管脚分配；
4、撰写设计报告。
数字频率计的功能要求如下：
(1)测量范围：1Hz~10kHz。

(2)测量误差≤1％。

(3)响应时间≤15s。

(4)显示时间不少于ls。
(5)具有记忆显示的功能，即在测量过程中不刷新数据，等数据过程结束后才显示测量结果，给出待测信号的频率值，并保存到下一次测量结束。
用eda做

千问 · 2009-6-27 22:43:20

http://www.51c51.com/51test/cc431.htm不知道是不是你要的...