英语文献翻译,可以加分，百度谷歌这些翻译软件就别回答了

显示全部楼层 · 2012-4-3 03:07:40

TheFPGAandSerDesweusecostabout$40,aaboutthirdofthecostforthecheapestXilinxVirtex-IIProseriesFPGAnecessaryforimplementingasystemasin[11].Usingthishardwarewecurrentlyachieveeventratesthatareaboutthreetofourtimesfasterthanin[11].SuchaSerializer-Deserializerlocallyreceivesdataonaparallelbusandthensendsitoveraserialoutputatamultipleoftheparallelinterfacespeedandviceversafortheserialreceivepath.Theparallelinterfaceisusuallyusedforon-board,theserialforoff-boardcommunication.Intheapproachdescribedin[11],thereceiversimplydropseventsifitisnotreadytoreceivethem.Weimplementedaflow-controlschemethatensuresthatalleventsreachitsdestination.Incasethereceiveriscurrentlyunabletoreceiveaneventbecauseitdoesnothavethenecessaryreceivebufferspaceavailable,itcantellthesendertostopuntilspaceisavailable.TheFPGApackagetypechosenallowforin-houseassemblyandrepairasopposedtotheball-grid-arraypackageusedin[11].1)SerDes-TITLK2501/TLK3101:TheSerDeswecanuseonoursystemiseithertheTLK2501ortheTLK3101fromTexasInstruments.TheTLK2501supportsupto2.5Gbit/s,theTLK3101supportsupto3.125Gbit/s,andhason-chipterminationresistors.Asterminatingthedifferentialtracescorrectlyisnotatriviallayouttask,itiseasiertoachieveworkingPCBlayoutswiththeTLK3101.OursystembothsupportstheTLK2501andtheTLK3101asanassemblyoption.WealsosuccessfullyachievedmixedsetupswhereTLK2501andTLK3101arecommunicatingwitheachotherat2.5Gbit/s.OntheparallelsideoftheSerDesthesechipshavea16bittransmitanda16bitreceivebus.Theyuse8bit/10bitcodingandarealsootherwiseverysimilartotheRocketIOsusedin[11].Withthe16bitwordlengthandthe8bit/10bitcodingtheSerDesparallelinterfacesrunat1/20oftheserialspeed.2)CablesnectorsandcablestocreateSerialAERconnectionsbetweenourboardsinmulti-chipexperimentalsetups.Theconnectorshavesevenpins,twodifferentialpairsandthreegroundpins.WithaSATAcableconnectingboardsAandB,weusethefirstdifferentialpairofthecabletotransmitserialAERdatafromtheSerDesonAtotheSerDesonB.Theseconddifferentialpairisusedtofeedbackaflow-control.signalfromtheFPGAonBtotheFPGAonA.Ontheconnectorpins2/3areSerialAER/-,pins5/6areFlowControl/-.Theremainingpinsaretheshielding,whichwesimplyleftunconnectedonbothsides,thushavingafloatingshield.3)ACCoupling:WedecidedtousedACcoupledinsteadofthesimplerDCcoupledseriallinks.WithACcoupledlinksthereisnocommongroundreferenceoveralltheboardsinasystem.Thiseliminatesboard-to-boardground-bounceproblems,andalsoreduceslinefrequencyinjection.

千问 · 2012-4-3 03:07:40

TheFPGAandSerDesweusecostabout$40,aboutathirdofthecostforthecheapestXilinxVirtex-IIProseriesFPGAnecessaryforimplementingasystemasin[11].Usingthishardwarewecurrentlyachieveeventratesthatareaboutthreetofourtimesfasterthanin[11].SuchaSerializer-Deserializerlocallyreceivesdataonaparallelbusandthensendsitoveraserialoutputatamultipleoftheparallelinterfacespeedandviceversafortheserialreceivepath.Theparallelinterfaceisusuallyusedforon-board,theserialforoff-boardcommunication.我们所用的FPGA和串并转换器（SerDes）只花了四十元，而执行[11]里所述的系统中不可或缺的XilinxVirtex-IIPro系列FPGA，最便宜的也要三倍于这个价钱。目前通过使用这个硬件，我们实现的事件率比起[11]所表述的系统较快三至四倍。这种串并转换器在本机接收由并行总线传输过来的数据，然后通过串行输出口以多倍于并行接口的速度传送出去；而在串行的接收路径反之亦然。通常并行接口是用于机载通信，而串行接口用于机外通信。Intheapproachdescribedin[11],thereceiversimplydropseventsifitisnotreadytoreceivethem.Weimplementedaflow-controlschemethatensuresthatalleventsreachitsdestination.Incasethereceiveriscurrentlyunabletoreceiveaneventbecauseitdoesnothavethenecessaryreceivebufferspaceavailable,itcantellthesendertostopuntilspaceisavailable.TheFPGApackagetypechosenallowforin-houseassemblyandrepairasopposedtotheball-grid-arraypackageusedin在[11]里所阐述的方法，如果接收器还未准备接收事件数据，它会直接就删除事件。我们执行一个信息流控制设计以确保所有的事件都到达目的地。若是接收器因为没有必要的接收缓冲空间导致目前不能接收事件，它可以通知发送者停止发送直到可用空间的出现。选择这类FPGA封装可以进行内部组装与维修，相反于下列组件所使用的球栅阵列封装：[11].1)SerDes-TITLK2501/TLK3101:TheSerDeswecanuseonoursystemiseithertheTLK2501ortheTLK3101fromTexasInstruments.TheTLK2501supportsupto2.5Gbit/s,theTLK3101supportsupto3.125Gbit/s,andhason-chipterminationresistors.Asterminatingthedifferentialtracescorrectlyisnotatriviallayouttask,itiseasiertoachieveworkingPCBlayoutswiththeTLK3101.OursystembothsupportstheTLK2501andtheTLK3101asanassemblyoption.WealsosuccessfullyachievedmixedsetupswhereTLK2501andTLK3101arecommunicatingwitheachotherat2.5Gbit/s.OntheparallelsideoftheSerDesthesechipshavea16bittransmitanda16bitreceivebus.Theyuse8bit/10bitcodingandarealsootherwiseverysimilartotheRocketIOsusedin[11].Withthe16bitwordlengthandthe8bit/10bitcodingtheSerDesparallelinterfacesrunat1/20oftheserialspeed.[11].1.SerDes-TITLK2501/TLK3101：可以在我们系统使用的SerDes是德克萨斯仪器公司生产的TLK2501或TLK3101。TLK2501可支持高达2.5Gbit/s带宽，theTLK3101则可达3.125Gbit/s，且还有片内终止电阻。由于正确终止差分示踪不是个平常的版面工作，比较容易实现是对TLK3101进行PCB版图操作。我们的系统都支持TLK2501和TLK3101这两个组装选择。我们也成功把TLK2501和TLK3101组合，互相以2.5Gbit/s通信。在SerDes的并行一边，这些芯片都有个16位输出和16位接收总线。它们用8/10位编码，其他方面也与[11]系统中使用的Rocket收发器相同。以16位码字长度和8/10位编码的配置，SerDes并行接口的运行速度只有串行接口的1/20。2)Cablesdefds123ConnectorPin-Out:WeareusingSerialATAconnectorsandcablestocreateSerialAERconnectionsbetweenourboardsinmulti-chipexperimentalsetups.Theconnectorshavesevenpins,twodifferentialpairsandthreegroundpins.WithaSATAcableconnectingboardsAandB,weusethefirstdifferentialpairofthecabletotransmitserialAERdatafromtheSerDesonAtotheSerDesonB.Theseconddifferentialpairisusedtofeedbackaflow-controlsignalfromtheFPGAonBtotheFPGAonA.Ontheconnectorpins2/3areSerialAER/-,pins5/6areFlowControl/-.Theremainingpinsaretheshielding,whichwesimplyleftunconnectedonbothsides,thushavingafloatingshield.2.线缆与连接器引出线：我们多芯片实验设备的板与板之间的串行连接是使用串行ATA连接器与线缆来实现。该连接器共有七根线，两对差分线和三根地线。通过一条SATA线缆将A板与B板连接，我们利用线缆的第一个对差分线从A板上的SerDes将串行AER数据传送到B板上的SerDes。另一对差分线是用于把信息流控制信号从B板的FPGA反馈回A板上的FPGA。连接器的第2/3线是串行AER/-，第5/6线是信息流控制/-。剩余的线作为屏蔽，两边都留着不连接，形成一个悬浮屏蔽罩。3)ACCoupling:WedecidedtouseACcoupledinsteadofthesimplerDCcoupledseriallinks.WithACcoupledlinksthereisnocommongroundreferenceoveralltheboardsinasystem.Thiseliminatesboard-to-boardground-bounceproblems,andalsoreduceslinefrequencyinjection.3.AC耦合：我们决定用AC耦合链路而不是较简单的DC耦合链路。用AC耦合链路能使系统中的所有版块都没有公共接地参照。这可以消除板对板的地电压反弹问题，而且还可以减少行频注入。【英语牛人团】赞同

千问 · 2012-4-3 03:07:40

TheFPGAandSerDesweusecostabout$40,aaboutthirdofthecostforthecheapestXilinxVirtex-IIProseriesFPGAnecessaryforimplementingasystemasin[11].我们使用FPGA和SerDes花费了40美元,大约三分之一的成本便宜Virtex-II箴系列必要讲师生动FPGA来实现一个系统[11]。Usingthishardwarewecurrentlyachieveeventratesthatareaboutthreetofourtimesfasterthanin[11].目前我们使用这个硬件,实现事件发生率大约三到四倍于[11]。SuchaSerializer-Deserializerlocallyreceivesdataonaparallelbusandthensendsitoveraserialoutputatamultipleoftheparallelinterfacespeedandviceversafortheserialreceivepath.这样一个Serializer-Deserializer局部接收数据并行总线上,然后将它超过一个串行输出在多个平行界面速度,反之亦然,接受路径。系列Theparallelinterfaceisusuallyusedforon-board,theserialforoff-boardcommunication.并行接口是通常用于车载、系列为沟通。严禁进行场外Intheapproachdescribedin[11],thereceiversimplydropseventsifitisnotreadytoreceivethem.在方法[11]中描述,话筒事件只是下降,如果它不是随时要接受他们。Weimplementedaflow-controlschemethatensuresthatalleventsreachitsdestination.我们实行了流量控制的方案,以确保所有的事件到达目的地。Incasethereceiveriscurrentlyunabletoreceiveaneventbecauseitdoesnothavethenecessaryreceivebufferspaceavailable,itcantellthesendertostopuntilspaceisavailable.如果接收器是目前无法接受一个事件,因为它没有必要的接收缓冲区的可用空间,它就会告诉发件人停止,除非空间是可用的。TheFPGApackagetypechosenallowforin-houseassemblyandrepairasopposedtotheball-grid-arraypackageusedinFPGA包装类型选择允许内部组装与维护与ball-grid-array包装用于[11].[11]。1)SerDes-TITLK2501/TLK3101:TheSerDeswecanuseonoursystemiseithertheTLK2501ortheTLK3101fromTexas1)SerDes-钛TLK2501/TLK3101:SerDes我们可以用在我们的系统里,无论是从德州TLK3101TLK2501或Instruments.仪器。TheTLK2501supportsupto2.5Gbit/s,theTLK3101TLK2501高达2.5的支持Gbit/s,TLK3101supportsupto3.125Gbit/s,andhason-chipterminationresistors.支持多达3.125Gbit/s,单片终端电阻。Asterminatingthedifferentialtracescorrectlyisnotatriviallayouttask,itiseasiertoachieveworkingPCBlayoutswiththeTLK3101.作为终止微分痕迹不是一个微不足道的正确布置的任务,但它更容易实现的TLK3101PCB布局和工作。OursystembothsupportstheTLK2501andtheTLK3101asanassemblyoption.我们的系统都TLK3101TLK2501和支持其装配成的选择。WealsosuccessfullyachievedmixedsetupswhereTLK2501andTLK3101arecommunicatingwitheachotherat2.5Gbit/s.我们alsosuccessfully取得的地方,TLK3101设置TLK2501和彼此之间的沟通是2.5Gbit/秒。OntheparallelsideoftheSerDesthesechipshavea16bittransmitanda16bitreceivebus.在平行边的SerDes这些芯片是一种16位传送和一种16位接受公共汽车。Theyuse8bit/10bitcodingandarealsootherwiseverysimilartotheRocketIOsusedin[11].他们使用8位/10位编码,否则会很类似于火箭网路作业系统用于[11]。Withthe16bitwordlengthandthe8bit/10bitcodingtheSerDesparallelinterfacesrunat1/20oftheserialspeed.与16位字长和8位/10位并行接口编码的SerDes运行在1/20的串行速度。2)Cablesdefds123ConnectorPin-Out:We2)电缆和连接器线图:我们赞同

千问 · 2012-4-3 03:07:40

我们使用FPGA和SerDes花费了40美元,大约三分之一的成本便宜Virtex-II箴系列必要讲师生动FPGA来实现一个系统[11]。目前我们使用这个硬件,实现事件发生率大约三到四倍于[11]。这样一个Serializer-Deserializer局部接收数据并行总线上,然后将它超过一个串行输出在多个平行界面速度,反之亦然,接受路径。系列并行接口是通常用于车载、系列为沟通。严禁进行场外在方法[11]中描述,话筒事件只是下降,如果它不是随时要接受他们。我们实行了流量控制的方案,以确保所有的事件到达目的地。如果接收器是目前无法接受一个事件,因为它没有必要的接收缓冲区的可用空间,它就会告诉发件人停止,除非空间是可用的。FPGA包装类型选择允许内部组装与维护与ball-grid-array包装用于[11]。1)SerDes-钛TLK2501/TLK3101:SerDes我们可以用在我们的系统里,无论是从德州TLK3101TLK2501或仪器。TLK2501高达2.5的支持Gbit/s,TLK3101支持多达3.125Gbit/s,单片终端电阻。作为终止微分痕迹不是一个微不足道的正确布置的任务,但它更容易实现的TLK3101PCB布局和工作。我们的系统都TLK3101TLK2501和支持其装配成的选择。我们alsosuccessfully取得的地方,TLK3101设置TLK2501和彼此之间的沟通是2.5Gbit/秒。在平行边的SerDes这些芯片是一种16位传送和一种16位接受公共汽车。他们使用8位/10位编码,否则会很类似于火箭网路作业系统用于[11]。与16位字长和8位/10位并行接口编码的SerDes运行在1/20的串行速度。2)电缆和连接器线图:我们使用串行ATAnectors欺诈和电缆连接串行正在创造我们multi-chip板实验装备上。连接器有七针、两个微分对子和三个地面针。与一个SATA电缆连接板a和B,我们使用第一微分对电缆传输的数据序列正在SerDes在对SerDes在2第二微分一对是用来饲养回流量控制的。信号从FPGA在FPGA上B。在插脚SerialAER2/3是/-、别针5/6的FlowControl/-。剩下的销屏蔽,我们不只是离开两边,因此在一个浮动的盾牌。3)交流耦合:我们决定使用而不是交流耦合相对简单的直流耦合串行链路。与AC耦合环节没有共同点参考全板系统。这就消除了围绕着板对板ground-bounce问题,同时减少电源频率注射液的热原检查。赞同