在一个quartus中可以同时使用verilog和vhdl2种语言吗??

[复制链接]
查看11 | 回复1 | 2009-3-24 11:00:33 | 显示全部楼层 |阅读模式
比如在一个工程文件下
我文件1 用vhdl
文件2 用verilog
然后把文件一文件二模块化
顶层用原理图 连接
这样可以吗

回复

使用道具 举报

千问 | 2009-3-24 11:00:33 | 显示全部楼层
没有问题的,两种语言都支持。其实最后仿真器都是转换成自己识别的文件格式,和verilog和vhdl就没有关系了`...
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

主题

0

回帖

4882万

积分

论坛元老

Rank: 8Rank: 8

积分
48824836
热门排行