用Verilog语言实现Rake接收机的最大比合并准则,求源程序和用Synplify pro综合的具体操作步骤,急用,谢谢

[复制链接]
查看11 | 回复1 | 2012-4-21 17:55:36 | 显示全部楼层 |阅读模式
哥哥,这个确实嘛--确实有点难度,搞算法的人同时又精通verilog实现的人本来就少,你还有来个关于CDMA的前沿算法。你要是把接收机的MATLAB原理仿真验证过了,我帮你实现成verilog表达形式还有的搞,现在我光看Rake接收机的原理,没个把月也搞不定啊,再说里面的参数和结构还没定,所以越来越怀疑你来这里提问的诚意。...
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

主题

0

回帖

4882万

积分

论坛元老

Rank: 8Rank: 8

积分
48824836
热门排行