用16K×8位的DRAM芯片构成64K ×32位存储器

显示全部楼层 · 2021-5-25 16:20:42

扩展有串联位扩展有并联要4*4=16个DRAM芯片用2组地址线还有4条数据线还有。。。记不清了呵呵不好意思啊

千问 · 2021-5-25 16:20:42

字扩展有串联位扩展有并联要4*4=16个DRAM芯片用2组地址线还有4条数据线还有。。。记不清了呵呵不好意思啊

千问 · 2021-5-25 16:20:42

存储总容量为64KB，故地址总线需16 位。现使用16K*8 位DRAM 芯片，共需16 片。芯片本身地址线占14 位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其中使用一片2：4 译码器。(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us 的死时间，肯定不行字扩展有串联位扩展有并联要4*4=16个DRAM芯片

千问 · 2021-5-25 16:20:42

根据题意，存储总容量为64KB，故地址总线需16 位。现使用16K*8 位DRAM 芯片，共需16 片。芯片本身地址线占14 位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其中使用一片2：4 译码器。(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us 的死时间，肯定不行如果采用分散刷新，则每1us 只能访存一次，也不行所以采用异步式刷新方式。假定16K*1 位的DRAM 芯片用128*128 矩阵存储元构成，刷新时只对128 行进行异步方式刷新，则刷新间隔为2ms/128 = 15.6us，可取刷新信号周期15us。刷新一遍所用时间＝15us×128＝1.92ms图我画不好自己找本书画吧