vhdl编译出错

显示全部楼层 · 2017-11-28 16:52:29

就是说你在你的DESIGN中已经将pn定义为一个信号或者一个逻辑IO口了，这个检查下有没重复命名的变量就行至于"inst"检测出重复，这是你画一个.bdf文件经常会出现的问题，只需要你把.bdf文件中的所有使用元件重新命名就行，特别是名字为inst,inst0,inst1这几个元件，后面多加几个数，就能解决问题...

千问 · 2017-11-28 16:52:29

library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity process_com is port(p1: in bit;
p2: out bit);end e...