verilog HDL 用D触发器做模4递增计数器，仿真无效输出的Q0，Q1为不确定值

显示全部楼层 · 2012-7-30 15:19:59

建议检查：1.是否set file to current project？2.仿真波形文件是否关联到你的verilog或逻辑图文件，输入输出节点的命名是否跟程序文件命名相同？3.输入变量的取值是否正确，使能端有效没？4.先将输出Q0，Q1复位为0值，在进行仿真。...

千问 · 2012-7-30 15:19:59

应该是你没有先进行输出复位置0，不进行此操作，输出为不确定值...

verilog HDL 用D触发器 做模4递增计数器 ，仿真无效 输出的Q0，Q1为不确定值