24440 linux下并行传输数据是否要自己设定时序？

显示全部楼层 · 2021-1-27 06:30:18

ARM与FPGA硬件接口及协议：
通讯共12根线，分别为VDD、GND、WR、RD、DB0-DB7。读写都是下降沿有效，当WR线有下降沿，说明ARM已经准备好数据在DB0-DB7数据线上供FPGA读入；当RD线有下降沿，说明FPGA已经准备好数据在DB0-DB7数据线上供ARM读入。数据在下降沿后保持时间≤1us，这样能达到1MB/S。当然也可以更短，但是要保证对方能够读到，可以根据实际调整。

我已经可以操作8个io口了，若向io口连续写数据是否需要设定时序，方便读取数据？加一根时钟线？
分 -->

千问 · 2021-1-27 06:30:18

不需要加时钟线，把它当成一个Memory就好，与MemoryBus的操作方式一样。

千问 · 2021-1-27 06:30:18

/WR，/RD，都是ARM端的输出信号，
这12根线，如何表示FPGA已经准备好了数据供ARM读取？

24440 linux下并行传输数据 是否要自己设定时序？

24440 linux下并行传输数据是否要自己设定时序？