英译中~~~~

显示全部楼层 · 2009-6-18 15:13:12

其中一个重要功能的Xilinx XC4000系列FPGA架构是能够使用CLB查找表（ LUT ）的内存。其中一个重要功能的Xilinx的XC4000系列的FPGA架构是能够使用CLB查找表（ LUT的）的内存。每个表可以作为一个16 * 1内存。每个表可以作为一个16 * 1内存。有两个表的每个CLB ，允许一个单一的CLB要么实施31 * 1 ， 16 * 2 ，或两个16 * 1存储器的共享时钟。有两个表的每个CLB ，允许一个单一的CLB要么实施31 * 1 ， 16 * 2 ，或两个16 * 1存储器的共享时钟。丰富的小型分布式RAM块整个芯片使用户能够prw计算部分产品，并把这些纳入分布式RAM ，从而消除了大量的逻辑需要计算乘法结果在非分配的办法。丰富的小型分布式内存块整个芯片使用户能够prw计算部分产品，并把这些纳入分布式内存，从而消除了大量的逻辑需要计算乘法结果在非分配的办法。最通用的方法使用分布式RAM是一种所谓的分布式算法（ DA ）的技术，执行乘法与查找表为基础的计划。最通用的方法使用分布式内存是一种所谓的分布式算法（ DA ）的的技术，执行乘法与查找表为基础的计划。多巴胺计算技术许可的形式总结的产品分解成repetive查找表的程序，结果的形式，然后累积产生的最终结果。多巴胺计算技术许可的形式总结的产品分解成repetive查找表的程序，结果的形式，然后累积产生的最终结果。自赛灵思XC4000系列FPGA是基于查询表达技术是一种方便的方法来执行muliply密集型算法喜欢FIR滤波器，只要其中一个乘法运算是永恒的。自赛灵思XC4000系列的FPGA是基于查询表达技术是一种方便的方法来执行muliply密集型算法喜欢飞行情报区滤波器，只要其中一个乘法运算是永恒的。比特的其他操作，然后用来作为地址线查询的表是一个储存，（即， ROM和RAM内存），在产品的潜在倍增的第一个操作的潜在价值的第二个操作和存储。比特的其他操作，然后用来作为地址线查询的表是一个储存，（即光盘和RAM的内存），在产品的潜在倍增的第一个操作的潜在价值的第二个操作和存储。在实际的数字信号处理应用程序，它可能是可取的结合领域效率的位串行架构的时间效率相应比特并行架构成一个单一地区的有效位数的序列结构。在实际的数字信号处理应用程序中，它可能是结合领域效率的位串行架构的时间效率相应比特并行架构成一个单一地区的有效位数的序列结构。已经证明，该地区的效率和性能的数字序列的架构是大大高于比特并行架构的FPGA 。已经证明，该部分数字序列的架构的效率和性能大大高于比特并行架构的FPGA实现